مؤتمر RISC-V CON لعام 2025: Andes Technology تحتفل بمرور 20 عامًا على تأسيسها، وتجمع المبتكرين والمهندسين وقادة النظام الإيكولوجي

(SeaPRwire) –   سان خوسيه، كاليفورنيا، 02 أبريل 2025 — تعلن شركة Andes Technology، وهي مورد رائد لمعالجات RISC-V عالية الكفاءة ومنخفضة الطاقة 32/64 بت وعضو مؤسس متميز في RISC-V International، بكل فخر عن مؤتمر Silicon Valley 2025 Andes RISC-V CON المقرر عقده في 29 أبريل 2025. سيجمع الحدث الحضوري قادة الصناعة والمبتكرين والمطورين لاستكشاف أحدث التطورات في تكنولوجيا RISC-V والاحتفال بعقدين من الابتكار الرائد لشركة Andes Technology.

سيحظى الحاضرون بفرصة الحصول على رؤى حصرية من المديرين التنفيذيين في Andes وقادة الصناعة البارزين، واستكشاف أحدث التطورات في تكنولوجيا RISC-V، والتعرف على المشاريع المتطورة التي تشكل مستقبل RISC-V. بالإضافة إلى ذلك، يمكنهم التفاعل والتواصل مع Andes وشركائها الكرام في النظام البيئي، مما يعزز التعاون وتبادل المعرفة.

سيضم مؤتمر 2025 RISC-V CON مسارين متوازيين للمؤتمر: المؤتمر والمعرض الرئيسي، المفتوح للجميع، ومسار المطورين الجديد، المصمم للمهندسين الذين يبحثون عن تدريب فني متعمق وعملي.

لمزيد من التفاصيل وللتسجيل،

المؤتمر والمعرض الرئيسي

يرحب المؤتمر الرئيسي بجميع الحاضرين، ويضم أكثر من عشر جلسات وخطابات تغطي سوق RISC-V وتطوير SoCs باستخدام RISC-V عبر الذكاء الاصطناعي والسيارات ومعالجة التطبيقات والاتصالات والمزيد. ستتاح للمشاركين أيضًا فرص للتواصل مع المتحدثين والعارضين من أكثر من عشرين شركة راعية تقدم IP والبرامج والأدوات والخدمات والمنتجات.

عروض المؤتمر الرئيسي البارزة:

• Frankwell Lin، رئيس مجلس الإدارة والرئيس التنفيذي لشركة Andes Technology – الاحتفال بمرور 20 عامًا على قيادة ابتكار SIP و 15 عامًا من الريادة في RISC-V.
• الدكتور Charlie Su، الرئيس والمدير التنفيذي للتكنولوجيا في Andes Technology – يقدم رؤى حول تطوير الحوسبة الحديثة باستخدام حلول معالجات Andes RISC-V.
• Paul Master، المؤسس المشارك والمدير التنفيذي للتكنولوجيا في Cornami – تقديم التشفير المتماثل بالكامل، الكأس المقدسة.
• دردشة جانبية: ما هو القادم في الذكاء الاصطناعي؟ – بتيسير من Charlie Cheng، Andes، المستشار بمجلس الإدارة مع كلمات رئيسية من:
  • Jeff Bier، المؤسس، Edge AI and Embedded Vision Alliance
  • Pete Warden، المؤسس والرئيس التنفيذي، Useful Sensors

مسار المطورين – تدريب فني عملي (مقاعد محدودة!)

بالنسبة للمهندسين الذين يتطلعون إلى اكتساب رؤى عملية، يقدم مسار المطورين أربع جلسات متعمقة مصممة لتوفير خبرة عملية مع مفاهيم RISC-V المتطورة وتحسين النظام. يجب على الحاضرين إحضار جهاز كمبيوتر محمول مشحون بالكامل.

• التحسين باستخدام RISC-V Vector ISA – فهم كيف تعمل ملحقات RISC-V Vector Extensions (RVV) على تحسين الأداء واكتساب خبرة عملية في استخدام أدوات AndeSight.
• أدوات IAR Professional لـ RISC-V – اكتشف كيف تعمل أدوات التصحيح المتقدمة والسلامة الوظيفية على تسريع دورات التطوير.
• أنشئ تعليمات RISC-V المخصصة الخاصة بك – تعلم كيفية تحسين RISC-V ISA باستخدام Andes’ Automated Custom Extensions (ACE) وجرّب التدريب العملي على التعليمات باستخدام Andes Copilot.
• إطلاق العنان لقوة الحوسبة غير المتجانسة: تحسين استخدام الموارد – انضم إلى Andes و Imagination و Baya لاستكشاف كيف يمكن لتحليل وحدة المعالجة المركزية ووحدة معالجة الرسومات المستند إلى التتبع أن يعزز كفاءة الحوسبة.

تفاصيل الحدث

الموقع: DoubleTree by Hilton, San Jose, CA
الوقت: 8:30 – 6:00 بتوقيت المحيط الهادئ الصيفي
الدخول: RISC-V CON مجاني للحضور
التسجيل:

حول Andes Technology

بصفتها عضوًا مؤسسًا متميزًا في RISC-V International ورائدة في مجال CPU IP التجاري، تقود Andes Technology (; 😉 التبني العالمي لـ RISC-V. تغطي مجموعة معالجات RISC-V IP الواسعة من Andes وحدات المعالجة المركزية فائقة الكفاءة 32 بت إلى مجموعات متماسكة متعددة المعالجات خارج الترتيب عالية الأداء 64 بت.

بفضل معالجة المتجهات المتقدمة وقدرات DSP وإطار Andes Automated Custom Extension (ACE) القوي ومنصة أجهزة/برامج الذكاء الاصطناعي الشاملة وشهادة ISO 26262 مع الامتثال الكامل والنظام البيئي للبرامج القوي، تطلق Andes الإمكانات الكاملة لـ RISC-V، مما يمكّن العملاء من تسريع الابتكار عبر الذكاء الاصطناعي والسيارات والاتصالات والإلكترونيات الاستهلاكية ومراكز البيانات والأجهزة المحمولة. أكثر من 16 مليار SoC مدعوم من Andes تدفع الابتكارات على مستوى العالم. اكتشف المزيد على وتواصل مع Andes على و و .

CONTACT: Media Contact
Andes Technology
Marc Evans
evans@andestech.com

“`